' 1/3/1 (Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI

(c) 2005 Thomson Derwent. All rts. reserv.

012013572 **Image available**
WPI Acc No: 1998-430482/ 199837

XRPX Acc No: N98-336256

ECL D-latch circuit for frequency or voltage divider - drives latch unit using clock signal where voltage of central level of clock signal is higher than that of input data

Patent Assignee: SAMSUNG ELECTRONICS CO LTD (SMSU)

Inventor: LEE S; LEE S O

Number of Countries: 003 Number of Patents: 004

Patent Family:

Applicat No Date Patent No Kind Kind Date Week A 19970520 199837 B JP 10075162 A 19980317 JP 97130038 19960522 199850 A 19971212 KR 9617421 KR 97078019 A 19990504 US 97859018 19970520 199925 US 5900760 A A 19960522 200061 KR 203053 B1 19990615 KR 9617421 Α

Priority Applications (No Type Date): KR 9617421 A 19960522

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 10075162 A 14 H03K-003/286 KR 97078019 A H03K-019/086 US 5900760 A H03K-003/289 KR 203053 B1 H03K-019/086

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-075162

(43) Date of publication of application: 17.03.1998

(51)Int.CI.

HO3K 3/286

(21)Application number: 09-130038

(71)Applicant:

SAMSUNG ELECTRON CO LTD

(22)Date of filing:

20.05.1997

(72)Inventor:

RI SOO

(30)Priority

Priority number: 96 9617421


Priority date: 22.05.1996

Priority country: KR

(54) ECL D LATCH CIRCUIT AND ECL D FLIP-FLOP UTILIZING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To enable operating at high speed and at a low voltage by outputting input data and inverted input data at the lowering edge of clock signals, inputting output signals and inverted output signals at the rising edge of the clock signals and latching the output signals and the inverted output signals until the next lowering edge of the clock signals. SOLUTION: An input part 210 inputs the input data and the inverted input data provided with a center level from input terminals IN21 and IN22 and outputs the output signals and the inverted output signals to output terminals OUT21 and OUT22 at the lowering edge of the clock signals CK, provided with the center level higher than the center level. Also, a driving part 230 drives a latch part 220 from the rising edge of the clock signals CK to the next lowering edge. Then, the latch part 220 inputs the output signals and the inverted output signals outputted from the input part 210 to the output terminals OUT21 and OUT22 at the rising edge of the clock signals CK and latches the output signals and the inverted output signals until the next lowering edge of the clock signals CK.



LEGAL STATUS

[Date of request for examination]

26.12.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10−75162 ~

(43) 公開日 平成10年(1998) 3月17日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技術表示箇所

H03K 3/286

H 0 3 K 3/286

F

審査請求 未請求 請求項の数17 OL (全 14 頁)

(21)出願番号

特願平9-130038

(22)出願日

平成9年(1997)5月20日

(31) 優先権主張番号 1996P-17421

(32)優先日

1996年5月22日

(33)優先権主張国

韓国 (KR)

(71)出廣人 390019839

三星電子株式会社

大韓民国京磁道水原市八達区梅灘洞416

(72) 発明者 李 相 ▲オー▼

大韓民国ソウル市松坡区置室3洞住公アパ

ート409桐404号


(74)代理人 弁理士 萩原 誠

(54) 【発明の名称】 ECL Dラッチ回路及びこれを利用したECL Dフリップフロップ

(57)【要約】

【課題】 低電圧で動作可能な高速のECL Dラッチ 回路及びこれを利用したECL Dフリップフロップを 提供すること。

【解決手段】 入力部210の第1及び第2トランジス タQ21、Q22に対して駆動部230の第5トランジ スタQ25を並列に接続し、一つのクロック信号CKの みで駆動し、かつクロック信号CKの中心レベルの電圧 を入力データDの中心レベルの電圧より高く設定する。



【特許請求の範囲】

【請求項1】 外部から第1中心レベルを持つ入力データを入力するための第1入力端と、

外部から第1中心レベルを持つ反転入力データを入力するための第2入力端と、

外部から第2中心レベルを持つクロック信号を入力する ための第3入力端と、

出力信号を出力するための第1出力端と、

反転出力信号を出力するための第2出力端と、

前記第1入力端及び第2入力端から入力データ及び反転 入力データを入力し、クロック信号の下降エッジで前記 第1出力端と第2出力端に出力信号及び反転出力信号を 出力する入力部と、

前記入力部から前記第1出力端及び第2出力端に出力された出力信号及び反転出力信号をクロック信号の上昇エッジで入力し、クロック信号の次の下降エッジまで出力信号及び反転出力信号をラッチするためのラッチ部と、クロック信号の上昇エッジから次の下降エッジまで前記ラッチ部220を駆動させるための駆動部と、

前記入力部と前記駆動部の両方に接続された電流源とを 具備してなるECLDラッチ回路。

【請求項2】 請求項1記載のECL Dラッチ回路において、クロック信号の第2中心レベルの電圧は入力データの第1中心レベルの電圧より高く、クロック信号のローレベルの電圧は入力データの中心レベルの電圧と同ーなことを特徴とするECL Dラッチ回路。

【請求項3】 請求項1記載のECL Dラッチ回路において、入力部は、

ベースに第1入力端を通して外部から第1中心レベルを 持つ入力データが印加され、エミッタは電流源に接続され、コレクタから第2出力端に反転出力信号を出力する ための第1トランジスタと、

ベースに第2入力端を通して外部から第1中心レベルを 持つ反転入力データが印加され、エミッタは電流源に接 続され、コレクタから第1出力端に出力信号を出力する ための第2トランジスタと、

一端が前記第1トランジスタのコレクタに接続され、他端に電源電圧が印加される抵抗からなることを特徴とするECL Dラッチ回路。

【請求項4】 請求項1記載のECL Dラッチ回路において、駆動部は、ベースに第3入力端を通して外部から第2中心レベルを持つクロック信号が印加され、コレクタはラッチ部に接続され、エミッタは電流源に接続され、クロック信号の上昇エッジから次の下降エッジの時までラッチ部を駆動させるためのトランジスタでなることを特徴とするECL Dラッチ回路。

【請求項5】 請求項1記載のECL Dラッチ回路において、第1出力端から出力される出力信号を入力信号として入力して、第1中心レベルを持つ入力データ及び第2中心レベルを持つクロック信号を発生すると同時

に、第2出力端から出力される反転出力信号を反転入力 信号として入力して、第1中心レベルを持つ反転入力デ ータを発生するための入力信号発生部を更に具備することを特徴とするECL Dラッチ回路。

【請求項6】 請求項5記載のECL Dラッチ回路において、入力信号発生部は、

第1出力端から出力される出力信号を入力信号として入力して、第1中心レベルを持つ入力データ及び第2中心レベルを持つクロック信号を発生するための第1入力信 10 号発生手段と、

第2出力端から出力される反転出力信号を反転入力信号として入力し、第1中心レベルを持つ反転入力データを 発生するための第2入力信号発生手段からなることを特 徴とするECL Dラッチ回路。

【請求項7】 請求項6記載のECL Dラッチ回路において、入力信号発生部の第1入力信号発生手段は、

第1出力端から出力される出力信号が入力信号としてベースに印加され、コレクタに電源電圧が印加され、エミッタから第2中心レベルを持つクロック信号を発生する 20 ためのNPNトランジスタと、

一端が前記NPNトランジスタのエミッタに接続され、 他端から第1中心レベルを持つ入力データを発生するた めの抵抗と、

前記抵抗の他端に接続された電流源とで構成されることを特徴とするECLDラッチ回路。

【請求項8】 請求項6記載のECL Dラッチ回路において、入力信号発生部の第2入力信号発生手段は、第2出力端から出力される反転出力信号が反転入力信号としてベースに印加され、電源電圧がコレクタに印加されるNPNトランジスタと、

前記NPNトランジスタのエミッタに一端が接続され、 他端から第1中心レベルを持つ反転入力データを発生す るための抵抗と、

前記抵抗の他端に接続された電流源とで構成されること を特徴とするECLDラッチ回路。

【請求項9】 外部から第1中心レベルを持つ入力データを入力するための第1入力端と、外部から第1中心レベルを持つ反転入力データを入力するための第2入力端と、外部から第2中心レベルを持つクロック信号を入力するための第3入力端と、出力信号を出力するための第1出力端と、反転出力信号を出力するための第2出力端と、前記第1入力端及び第2入力端から入力データをびて前記第1出力端と第2出力端に出力信号及び反転出力信号を出力する入力部と、この入力部から前記第1出力端及び第2出力端に出力信号及び反転出力信号をクロック信号の上昇エッジで入力し、クロック信号の次の下降エッジまで出力信号及び反転出力信号をラッチするためのラッチ部と、クロック信号の上昇エッジから次の下降エッジまで前記ラッチ部を駆動させるための駆

動部と、前記入力部と前記駆動部の両方に接続された電 流源と、前記第1出力端と前記第2出力端から出力信号 及び反転出力信号を入力して第1中心レベルを持つ入力 データ及び反転入力データ並びに第2中心レベルを持つ 反転クロック信号を発生するための入力信号発生部とを 具備する第1E-CL Dラッチ回路と、

前記第1ECL Dラッチ回路の入力信号発生部から出 力される第1中心レベルを持つ入力データを入力するた めの第1入力端と、前記第1ECL Dラッチ回路の入 力信号発生部から出力される第1中心レベルを持つ反転 10 入力データを入力するための第2入力端と、前記第1E CL Dラッチ回路の入力信号発生部から出力される第 2中心レベルを持つ反転クロック信号を入力するための 第3入力端と、出力信号を出力するための第1出力端 と、反転出力信号を出力するための第2出力端と、前記 第1入力端及び第2入力端から入力データ及び反転デー タを入力し、クロック信号の下降エッジで前記第1出力 端と第2出力端に出力信号及び反転出力信号を出力する 入力部と、この入力部から前記第1出力端及び第2出力 端に出力された出力信号及び反転出力信号をクロック信 号の上昇エッジで入力し、クロック信号の次の下降エッ ジまで出力信号及び反転出力信号をラッチするためのラ ッチ部と、クロック信号の上昇エッジから次の下降エッ ジまで前記ラッチ部を駆動させるための駆動部と、前記 入力部と前記駆動部の両方に接続された電流源とを具備 する第2ECL Dラッチ回路とを有することを特徴と するECL Dフリップフロップ。

【請求項10】 請求項9記載のECL Dフリップフ ロップにおいて、クロック信号の第2中心レベルの電圧 は入力データの第1中心レベルの電圧より高く、クロッ ク信号のローレベルの電圧は入力データの中心レベルの 電圧と同一なことを特徴とするECL Dフリップフロ ップ。

【請求項11】 請求項9記載のECL Dフリップフ ロップにおいて、第1ECL Dラッチ回路の入力部 は、

ベースに第1入力端を通して外部から第1中心レベルを 持つ入力データが印加され、エミッタは電流ソースに接 続され、コレクタから第2出力端に反転出力信号を出力 するための第1トランジスタと、

ベースに第2入力端を通して外部から第1中心レベルを 持つ反転入力データが印加され、エミッタは電流源に接 続され、コレクタから第1出力端に出力信号を出力する ための第2トランジスタと、

一端が前記第1トランジスタのコレクタに接続され、他 端に電源電圧が印加される抵抗からなることを特徴とす るECL Dフリップフロップ。

【請求項12】 請求項9記載のECL Dフリップフ ロップにおいて、第1ECL Dラッチ回路の駆動部 は、ベースに第3入力端を通して外部から第2中心レベ .50 タから第1出力端に出力信号を出力するための第2トラ

ルを持つクロック信号が印加され、コレクタはラッチ部 に接続され、エミッタは電流源に接続され、クロック信

号の上昇エッジから次の下降エッジの時までラッチ部を 駆動させるためのトランジスタでなることを特徴とする ECLDフリップフロップ。

【請求項13】 請求項9記載のECL Dフリップフ ロップにおいて、入力信号発生部は、

第1出力端から出力される出力信号を入力して、第1中 心レベルを持つ入力データを発生するための第1入力信 号発生手段と、

第2出力端から出力される反転出力信号を入力して、第 1中心レベルを持つ反転入力データと第2中心レベルを 持つ反転クロック信号を発生するための第2入力信号発 生手段からなることを特徴とするECL Dフリップフ ロップ。

【請求項14】 請求項13記載のECL Dフリップ フロップにおいて、入力信号発生部の第1入力信号発生 手段は、

第1出力端から出力される出力信号がベースに印加さ 20 れ、コレクタに電源電圧が印加されるNPNトランジス タと、

一端が前記NPNトランジスタのエミッタに接続され、 他端から第1中心レベルを持つ入力データを発生するた めの抵抗と、

前記抵抗の他端に接続された電流源とで構成されること を特徴とするECLDフリップフロップ。

【請求項15】 請求項13記載のECL Dフリップ フロップにおいて、入力信号発生部の第2入力信号発生 手段は、

30 第2出力端から出力される反転出力信号がベースに印加 され、電源電圧がコレクタに印加され、エミッタから第 2中心レベルを持つクロック信号を発生するためのNP Nトランジスタと、

前記NPNトランジスタのエミッタに一端が接続され、 他端から第1中心レベルを持つ反転入力データを発生す るための抵抗と、

前記抵抗の他端に接続された電流源とで構成されること を特徴とするECLDフリップフロップ。

【請求項16】 請求項9記載のECL Dフリップフ ロップにおいて、第2ECL Dラッチ回路の入力部 は、

ベースに第1入力端を通して第1ECL Dラッチ回路 の入力信号発生部から第1中心レベルを持つ入力データ が印加され、エミッタは電流源に接続され、コレクタか ら第2出力端に反転出力信号を出力するための第1トラ ンジスタと、

ベースに第2入力端を通して第1ECL Dラッチ回路 の入力信号発生部から第1中心レベルを持つ反転入力デ ータが印加され、エミッタは電流源に接続され、コレク

ンジスタと、

一端が前記第1トランジスタのコレクタに接続され、他端に電源電圧が印加される抵抗からなることを特徴とするECL Dフリップフロップ。

【請求項17】 請求項9記載のECL Dフリップフロップにおいて、第2ECL Dラッチ回路の駆動部は、ベースに第3入力端を通して第1ECLDラッチ回路の入力信号発生部から第2中心レベルを持つクロック信号が印加され、コレクタはラッチ部に接続され、エミッタは電流源に接続され、クロック信号の上昇エッジから次の下降エッジの時までラッチ部を駆動させるためのトランジスタでなることを特徴とするECL Dフリップフロップ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はDラッチ回路に関するものであり、特に低電圧で動作可能なECLDラッチ回路及びこれを利用したECL Dフリップフロップに関する。

[0002]

【従来の技術】一般的に周波数分周器(voltage divide r)として、エッジトリガ型(edge-trigered) Dフリップフロップが広く使用されており、このようなDフリップフロップは2つのDラッチ回路で構成される。

【0003】図7は一般的なDラッチ回路のシンボルを示す図であり、このDラッチ回路は入力データDをクロック信号のネガティブあるいはポジティブエッジで出力信号Qとしてそのまま出力する。

【0004】図8は従来のECL Dラッチ回路の回路図を示す。これと類似する回路は特開昭55-83333号公報および特開平2-308615号公報に開示される。図8を参照すると、従来のECL Dラッチ回路100は、第1中心レベルVBB11を具備した入力データDが印加される第1入力端IN11と、第1中心レベルVBB11を具備した反転入力データDバーが印加される第2入力端IN12と、第1中心レベルVBB11より大きい第2中心レベルVBB12を持つ反転クロック信号CKバーが印加される第3入力端IN13と、第2中心レベルVBB12を持つクロック信号CKが印加される第4入力端IN14と、出力信号Qを出力するための第1出力端OUT12を含む。

【0005】又、従来のECL Dラッチ回路100は、第1入力端IN11及び第2入力端IN12を通して入力データD及び反転入力データDバーを各々入力し、クロック信号CKの下降エッジで第1及び第2出力端OUT11,OUT12から出力信号Q及び反転出力信号Qバーを各々出力するための入力部110と、この入力部110から出力端OUT11,OUT12を通して各々出力された出力信号Q及び反転出力信号Qバーを 50

6

クロック信号CKの上昇エッジで入力し、クロック信号CKの次の下降エッジまで出力信号Q及び反転出力信号Qバーをラッチさせるためのラッチ部120と、第3及び第4入力端IN13, IN14を通して印加されるクロック信号CK及び反転クロック信号CKバーによって入力部110あるいはラッチ部120を駆動させるための駆動部130と、この駆動部130に接続された電流源IE11とからなっている。

【0006】入力部110は、ベースに第1入力端IN 10 11を通して入力データDが印加され、エミッタが駆動部130に接続され、クロック信号CKの下降エッジで第2出力端OUT12から反転出力信号Qバーを出力するための第1トランジスタQ11と、ベースに第2入力端IN12を通して反転入力データDバーが印加され、エミッタが駆動部130に接続され、クロック信号CKの下降エッジで出力端OUT11から出力信号Qを出力するための第2トランジスタQ12と、一端が第1トランジスタQ11のコレクタに接続され、他端に電源電圧Vccが印加される第1抵抗R11で構成される。

20 【0007】ラッチ部120は、入力部110から第1出力端OUT11を通して出力される出力信号Qがベースに印加され、エミッタが駆動部130に接続され、コレクタに第2出力端OUT12の反転出力信号Qバーが印加され、クロック信号CKの上昇エッジから次の下降エッジまで反転出力信号Qバーをラッチするための第3トランジスタQ13と、入力部110から第2出力端OUT12を通して出力される反転出力信号Qバーがベースに印加され、エミッタが駆動部130に接続され、コレクタに第1出力端OUT11の出力信号Qが印加され、コレクタに第1出力端OUT11の出力信号Qが印加さまで出力信号Qをラッチするための第4トランジスタQ14のコレクタに接続され、他端に電源電圧Vccが印加される第2抵抗R12で構成される。

【0008】駆動部130は、ベースに第3入力端IN 13を通して反転クロック信号CKバーが印加され、コレクタは入力部110の第1及び第2トランジスタQ1 1,Q12のエミッタに接続され、エミッタは電流源I E11に接続され、クロック信号CKの下降エッジで入 40 力部110の第1及び第2トランジスタQ11,Q12 を駆動させるための第5トランジスタQ11,Q12 を駆動させるための第5トランジスタQ15と、ベース に第4入力端IN14を通してクロック信号CKが印加 され、コレクタはラッチ部120の第3及び第4トラン ジスタQ13,Q14のエミッタに接続され、エミッタ は電流源IE11に接続され、クロック信号CKの上昇 エッジでラッチ部120の第3及び第4トランジスタQ 13,Q14を駆動させるための第6トランジスタQ1 6で構成される。

【0009】上記のような構成を持つECL Dラッチ 回路100の動作を説明すると次のようである。

【0010】Dラッチ回路100は第1入力端IN11を通して入力データDを入力し、クロック信号CKの下降エッジで入力データDを第1出力端OUT11から出力信号Qとしてそのまま出力する。つづいて、クロック信号CKの上昇エッジで出力信号Qを入力し、クロック信号CKのその次の下降エッジまで出力信号Qをラッチする。

【0011】すなわち、クロック信号CKがロー状態である際、駆動部130のトランジスタQ16がオフされ、ラッチ部120は動作しない。この際、反転クロック信号CKバーはハイ状態になって駆動部130のトランジスタQ15はオンされる。したがって、ECL Dラッチ回路100の出力信号Q及び反転出力信号Qバーは、第1入力端IN11及び第2入力端IN12を通して入力部110の第1及び第2トランジスタQ11、Q12のベースに各々印加される入力データD及び反転入力データDバーによって決定される。

【0012】すなわち、入力データDがハイ状態であると、入力部110の第1トランジスタQ11がオンされ、第2出力端OUT12からロー状態の反転出力信号Qバーが出力される。一方、反転入力データDバーはロー状態になり、トランジスタQ12がオフされ、第1出力端OUT11からハイ状態の出力信号Qが出力される。

【0013】これとは異なる、入力データDがロー状態であると、第1トランジスタQ11がオフされ、ハイ状態の反転入力データDバーによってトランジスタQ12はオンされる。従って、出力端OUT11,OUT12から各々ロー状態及びハイ状態の出力信号Q及び反転出力信号Qバーが出力される。すなわち、入力データDとして印加されたハイ状態あるいはロー状態の信号が出力信号Qとして出力端OUT11からそのまま出力される。

【0014】次に、クロック信号CKがハイ状態になると、駆動部130のトランジスタQ15がオフされて入力部110が動作しないようになり、第1入力端IN11及び第2入力端IN12を通して入力部110に印加される入力データD及び反転入力データDバーは出力状態に全く影響を及ぼさないようになる。また、駆動部130のトランジスタQ16がオンされて、第1及び第2出力端OUT11,OUT12から出力される出力信号Q及び反転出力信号Qバーをラッチ部120がラッチするようになる。

【0015】すなわち、出力端OUT11,OUT12 からハイ状態の出力信号Q、そしてロー状態の反転出力信号Qバーが各々出力される場合、ラッチ部120のトランジスタQ14はオフされ、トランジスタQ13はオンされる。その結果、Dラッチ回路の出力信号Q及び反転出力信号Qバーはハイ状態とロー状態を各々維持するようになる。

【0016】そして、クロック信号CKがハイ状態を維持する間は駆動部130のトランジスタQ15は継続してオフ状態を維持するので、入力端IN11, IN12に印加される入力データDの変化は出力信号Qに少しも

8

影響を及ぼさないようになる。

【0017】このように、従来のDラッチ回路100は、入力端IN11, IN12を通して入力データD及び反転入力データDバーを入力し、クロック信号CKの下降エッジで出力端OUT11, OUT12に出力信号Q及び反転出力信号Qバーを各々出力し、クロック信号CKのロー状態を経て、クロック信号CKの上昇エッジから次の下降エッジとなるときまで出力信号Q及び反転出力信号Qバーをラッチする。

【0018】図9は図8の従来のECL Dラッチ回路において、入力端IN11~IN14を通して印加される入力信号の電圧レベルを示したものであり、図3

(A)は入力データDの電圧レベル、図3(B)はクロック信号CKの電圧レベルを示す。

【0019】この図のように、入力データDのバイアス 電圧 V_{BB11} はクロック信号C Kのバイアス電圧 V_{BB12} よりベースーエミッタ間の電圧 V_{BE} ほど大きいレベルを持つ。この際、バイアス電圧 V_{BB} というのは、入力データあるいはクロック信号のロジックスイング(logic swing)の中心レベルの電圧を言う。

【0020】通常、多段のECL Dラッチ回路100が接続されたラッチ回路において、ECL Dラッチ回路は次の段のECL Dラッチ回路の入力端に入力データD, Dバーとクロック信号CK, CKバーを供給するための入力信号発生部140を含む。

30 【0021】図10は図8のECL Dラッチ回路10 0において、次の段のECL Dラッチ回路の二つの入 力信号、すなわち入力データDとクロック信号CKを発 生するための入力信号発生部の回路図を示す。

【0022】図10のECL Dラッチ回路100の入力信号発生部140は、ECL Dラッチ回路100の出力端OUT11,OUT12から出力された出力信号Q及び反転出力信号Qバーを入力信号DPと反転入力信号DPバーとして入力して、次の段のECL Dラッチ回路の入力データD″とクロック信号CK″を発生させる。

【0023】このような入力信号発生部140は、第1出力端OUT11から出力される出力信号Qを入力信号DPとして入力して、第1中心レベルVBB11を持つ入力データD″と第2中心レベルVBB12を持つクロック信号CK″を出力すると同時に、第2出力端OUT12から出力される反転出力信号Qバーを反転入力信号DPバーとして入力して第1中心レベルVBB11を持つ反転入力データD″バーと第2中心レベルVBB12を持つ反転クロック信号CK″バーを各々出力する。

50 【0024】入力信号発生部140は、第1出力端0U

T11から出力される出力信号Qを入力信号DPとして入力して、第1中心レベルVBB11を持つ入力データD″と第2中心レベルVBB12を持つクロック信号CK″を次の段のECL Dラッチ回路に供給するための第1入力信号発生手段141と、第2出力端OUT12から出力される反転出力信号Qバーを反転入力信号DPバーとして入力して、第1中心レベルVBB11を持つ反転入力データD″バーと第2中心レベルVBB12を持つ反転クロック信号CK″バーを次の段のECL Dラッチ回路に供給するための第2入力信号発生手段142とからなっている。

【0025】第1入力信号発生手段141は、ベースに入力信号DPとして第1出力端OUT11から出力される出力信号Qが印加され、コレクタに電源電圧Vccが印加され、エミッタから第1中心レベルVBB11を持つ入力データD″を出力するNPN形の第7トランジスタQ17のエミッタに接続され、他端が電流ソースIE12に接続され、この他端から第2中心レベルVBB12を持つクロック信号CK″を出力する第3抵抗R13で構成される。

【0026】第2入力信号発生手段142は、ベースに 反転入力信号DPバーとして第2出力端OUT12から 出力される反転出力信号Qバーが印加され、コレクタに 電源電圧Vccが印加され、エミッタから第1中心レベル VBB11を持つ反転入力データD"バーを出力するNPN 形の第8トランジスタQ18と、一端が第8トランジスタQ18のエミッタに接続され、他端が電流ソース113に接続され、この他端から第2中心レベルVBB12を持つ反転クロック信号CK"バーを出力する第4抵抗R14で構成される。

【0027】図9に示されたように、入力信号発生部140から出力される入力データD"及び反転入力データD"が一の中心レベルVBBはVBB11であり、クロック信号CK"及び反転クロック信号CK"が一の中心レベルVBBはVBB12であり、VBB12は入力データD"及び反転入力データD"が一の中心レベルであるVBB11よりVBEほど小さい。すなわち、VBB12はVBB11-VBEである。

[0028]

【発明が解決しようとする課題】上記のようなECL Dラッチ回路はECLの利点である高速動作特性を得る ことができた。しかし、従来のECL Dラッチ回路は 高速動作特性を具備しているにもかかわらず、低電圧動 作においてそれの限界を示す問題点があった。

【0029】従来のECL回路の低電圧動作の限界に関して図11を参照してより詳細に説明すると次のようである。

【0030】図11は従来のECL Dラッチ回路10 0が従来の他のECL Dラッチ回路100′によって 駆動されるとする仮定下で示した図面であり、最小条件 を数値的に示してある。すなわち、図11を参照する と、前段のECL Dラッチ回路100′の入力信号発

生部140'から入力データD"とクロック信号CK"が後段のECL Dラッチ回路100に供給されている。

10

【0031】この際、NPNトランジスタのエミッターベース間の電圧 VBEは <math>0.8Vであり、コレクターエミッタ間の電圧 V_{CE} は信号スイングを考慮して 0.5Vに

設定する。

【0032】従来のECL Dラッチ回路を駆動するために要求される最小電圧VMIN を算出することにおいて、前段のECL Dラッチ回路100′のラッチ部120′の抵抗R11′による電圧降下、前段のECL Dラッチ回路100′の入力信号発生部140′の第8トランジスタQ18′のベースーエミッタ間の電圧 VBE、ECL Dラッチ回路100の第1トランジスタQ11のベースーエミッタ間の電圧VBE、ECL Dラッチ回路100の第5トランジスタQ15のコレクターエミッタ間の電圧VCE及び電流源IE11による電圧降下を考慮しなければならない。

20 【0033】従来のECL Dラッチ回路を駆動するために要求される最小電圧V_{MIN} は下記の式で表現される。

 $V_{MIN} = 0.4V(R11') + 0.8V(Q18') + 0.8V(Q11) + 0.5V(Q15) + 0.5V(IE11) = 3.0 V$

【0034】従って、従来のECL Dラッチ回路を駆動するために要求される最小電圧V_{MIN} は3.0 Vであるから、従来のECL Dラッチ回路の電源電圧Vccは3.0 V以上の電圧が要求される。

【0035】最近、ロジック電源が5.0Vから3.3

30 V、あるいはそれ以下に低下している趨勢から見ると、
従来のECL Dラッチ回路の電源電圧Vccが3.0V
以上というのは、使用上大きな問題である。

【0036】本発明の目的は高速動作及び低電圧動作特性を持つECL Dラッチ回路及びこれを利用したECL Dフリップフロップを提供することにある。

[0037]

【課題を解決するための手段】本発明は上記課題を解決し、上記目的を達成するために、外部から第1中心レベルを持つ入力データを入力するための第1入力端と、外部から第1中心レベルを持つ反転入力データを入力するための第2入力端と、外部から第2中心レベルを持つクロック信号を入力するための第3入力端と、は出力信号を出力するための第1出力端と、反転出力信号を出力するための第2出力端と、前記第1入力端及び第2入力端から入力データ及び反転データを入力し、クロック信号を出力する入力部と、前記入力部から前記第1出力端及び第2出力端に出力信号及び反転出力信号をクロック信号の上昇エッジで入力し、クロック信号の次の下降エッジまで出力信号及び反転出力

信号をラッチするためのラッチ部と、クロック信号の上 昇エッジから次の下降エッジまでラッチ部を駆動させる ための駆動部と、前記入力部と前記駆動部の両方に接続 された電流源とを具備してなるECL Dラッチ回路と する。

【0038】上記本発明のECL Dラッチ回路は、第1出力端から出力される出力信号を入力信号として入力して第1中心レベルを持つ入力データ及び第2中心レベルを持つクロック信号を発生すると同時に、第2出力端から出力される反転出力信号を反転入力信号とし入力して第1中心レベルを持つ反転入力データを発生する入力信号発生部を更に備えることができる。

【0039】又、本発明は、第1ECL Dラッチ回路 と第2ECL Dラッチ回路を有するECL Dフリッ プフロップとし、第1ECL Dラッチ回路は、外部か ら第1中心レベルを持つ入力データを入力するための第 1入力端と、外部から第1中心レベルを持つ反転入力デ ータを入力するための第2入力端と、外部から第2中心 レベルを持つクロック信号を入力するための第3入力端 と、出力信号を出力するための第1出力端と、反転出力 信号を出力するための第2出力端と、前記第1入力端及 び第2入力端から入力データ及び反転データを入力し、 クロック信号の下降エッジで前記第1出力端と第2出力 端に出力信号及び反転出力信号を出力する入力部と、こ の入力部から前記第1出力端及び第2出力端に出力され た出力信号及び反転出力信号をクロック信号の上昇エッ ジで入力し、クロック信号の次の下降エッジまで出力信 号及び反転出力信号をラッチするためのラッチ部と、ク ロック信号の上昇エッジから次の下降エッジまで前記ラ ッチ部を駆動させるための駆動部と、前記入力部と前記 駆動部の両方に接続された電流源と、前記第1出力端と 前記第2出力端から出力信号及び反転出力信号を入力し て第1中心レベルを持つ入力データ及び反転入力データ 並びに第2中心レベルを持つ反転クロック信号を発生す るための入力信号発生部とを具備するものとし、前記第 2ECL Dラッチ回路は、前記第1ECL Dラッチ 回路の入力信号発生部から出力される第1中心レベルを 持つ入力データを入力するための第1入力端と、前記第 1ECL Dラッチ回路の入力信号発生部から出力され る第1中心レベルを持つ反転入力データを入力するため の第2入力端と、前記第1ECL Dラッチ回路の入力 信号発生部から出力される第2中心レベルを持つ反転ク ロック信号を入力するための第3入力端と、出力信号を 出力するための第1出力端と、反転出力信号を出力する ための第2出力端と、前記第1入力端及び第2入力端か ら入力データ及び反転データを入力し、クロック信号の 下降エッジで前記第1出力端と第2出力端に出力信号及 び反転出力信号を出力する入力部と、この入力部から前 記第1出力端及び第2出力端に出力された出力信号及び 反転出力信号をクロック信号の上昇エッジで入力し、ク ロック信号の次の下降エッジまで出力信号及び反転出力 信号をラッチするためのラッチ部と、クロック信号の上 昇エッジから次の下降エッジまで前記ラッチ部を駆動さ せるための駆動部と、前記入力部と前記駆動部の両方に

12

【0040】本発明のECL Dラッチ回路は、クロック信号の中心レベルを入力データの中心レベルより例えば0.2 V高く設定し、データ入力部と駆動部を並列に接続し、一つのクロック信号だけで駆動することにより、ECL Dラッチ回路の低電圧動作を可能にする。

接続された電流源とを具備するものとする。

10 り、ECL Dラッチ回路の低電圧動作を可能にする。 【0041】図1を参照して具体的に説明すると、本発 明の新規なECL Dラッチ回路は、第1中心レベルV BB21を持つ入力データDを入力するための第1入力端I N21と、第1中心レベルVBB21を持つ反転入力データ Dバーを入力するための第2入力端IN22と、第2中 心レベルVBB22を持つクロック信号CKを入力するため の第3入力端IN23を具備し、クロック信号CKの中 心レベルVBB22を入力データDの中心レベルVBB21より 0.2 V高く設定する。これによって、従来のECL 20 Dラッチ回路においては図8のように2つの差動増幅部 すなわち、入力部110と駆動部130を構成する2つ の差動増幅部が直列に接続される構造によって低電圧限 界を示したが、本発明のECL Dラッチ回路において は図1のように入力部210と駆動部230が並列に接 続される構造を持つ。従って、本発明では入力部210 と並列に接続され、クロック信号CKによって駆動され る一つのトランジスタQ25だけで入力部210とラッ チ部220をコントロールしてECL Dラッチ回路の 低電圧動作を可能にする。

30 [0042]

【発明の実施の形態】以下本発明によるECL Dラッチ回路及びこれを利用したECL Dフリップフロップの実施の形態を添付図面を参照して詳細に説明する。

【0043】図1は本発明の実施の形態によるECL Dラッチ回路を示す回路図である。この図1を参照すると、本発明のECL Dラッチ回路200は、外部から第1中心レベルVBB21を持つ入力データDを入力するための第1入力端IN21と、外部から第1中心レベルVBB21を持つ反転入力データDバーを入力するための第2人力端IN22と、外部から第1中心レベルVBB21より高い第2中心レベルVBB22を持つクロック信号CKを入力するための第3入力端IN23と、出力信号Qを出力するための第1出力端OUT21と、反転出力信号Qバーを出力するための第2出力端OUT22を含む。

【0044】又、本発明のECL Dラッチ回路200は、第1入力端IN21及び第2入力端IN22から入力データD及び反転入力データDバーを入力し、クロック信号CKの下降エッジで第1出力端OUT21と第2出力端OUT22に出力信号Q及び反転出力信号Qバーを出力する入力部210と、この入力部210から第1

出力端〇UT21及び第2出力端〇UT22に出力され た出力信号Q及び反転出力信号Qバーをクロック信号C Kの上昇エッジで入力し、クロック信号CKの次の下降 エッジまで出力信号Q及び反転出力信号Qバーをラッチ するためのラッチ部220と、クロック信号CKのハイ 状態の間(上昇エッジから次の下降エッジまで)ラッチ 部220を駆動させるための駆動部230と、入力部2 10と駆動部230の両方に接続された電流源IE21 を含む。

【0045】入力部210は、ベースに第1入力端IN 21を通して外部から第1中心レベルVBB21を持つ入力 データDが印加され、エミッタは電流源IE21に接続 され、コレクタから第2出力端〇UT22に反転出力信 号Qバーを出力するための第1トランジスタQ21と、 ベースに第2入力端IN22を通して外部から第1中心 レベルVBB21を持つ反転入力データDバーが印加され、 エミッタは電流源IE21に接続され、コレクタから第 1出力端OUT21に出力信号Qを出力するための第2 トランジスタQ22と、一端が第1及びQ21のコレク タに接続され、他端に電源電圧 V ccが印加される第1抵 抗R21で構成される。

【0046】ラッチ部220は、ベースに第1出力端〇 UT21の出力信号Qが印加され、コレクタに第2出力 端〇UT22の反転出力信号Qバーが印加され、エミッ 夕は駆動部230に接続され、第2出力端OUT22に 出力される反転出力信号Qバーをラッチするための第3 トランジスタQ23と、ベースに第2出力端OUT22 の反転出力信号Qバーが印加され、コレクタに第1出力 端〇UT21の出力信号Qが印加され、エミッタは駆動 部230に接続され、第1出力端OUT21の出力信号 Qをラッチするための第4トランジスタQ24と、一端 が第4トランジスタQ24のコレクタに接続され、他端 に電源電圧Vccが印加される第2抵抗R22で構成され る。

【0047】駆動部230は、ベースに第3入力端IN 13を通して外部から第2中心レベルV_{BB22}を持つクロ ック信号CKが印加され、コレクタはラッチ部220の 第3及び第4トランジスタQ23,Q24のエミッタに 接続され、エミッタは電流源IE21に接続され、クロ ジから次の下降エッジの時まで)ラッチ部220を駆動 させるための第5トランジスタQ25で構成される。こ の第5トランジスタQ25は、以上のような接続関係に より、入力部210の第1および第2トランジスタQ2 1, Q22に対して並列に接続される。

【0048】図2(A)及び(B)は図1の本発明のE CL Dラッチ回路に印加される二つの入力信号すなわ ち、入力データDとクロック信号CKの電圧レベルを各 々示す図である。

【0049】図2(A)及び(B)を参照すると、入力 .50 ための第4抵抗R24で構成される。

14

データDはクロック信号CKより中心レベルの電圧が 2 V小さい電圧レベルを持つ。すなわち、クロック 信号CKの中心レベルVBB22の電圧は入力データDの中 心レベルVBB21の電圧より O. 2 V大きい。そして、ク ロック信号CKのローレベル電圧は入力データDの中心 レベルVBB21の電圧と同一である。

【0050】図3は本発明の実施の形態による入力信号 発生部240の詳細回路図を示す。この入力信号発生部 240は、多段のECL Dラッチ回路が直列接続され る場合に、次の段のECL Dラッチ回路の入力端に入 カデータD', D'バーとクロック信号CK'を供給す るための回路である。

【0051】図3を参照すると、本発明の実施の形態に よるECL Dラッチ回路200の入力信号発生部24 0は、ECL Dラッチ回路200第1及び第2出力 端〇UT21、〇UT22から出力された出力信号Q及 び反転出力信号Qバーを入力信号DPと反転入力信号D Pバーとして入力して、第1中心レベルVBB21を持つ入 カデータD′及び反転入力データD′バーと第2中心レ ベルVBB22を持つクロック信号CK′を次の段のECL Dラッチ回路に供給する。

【0052】入力信号発生部240は、第1出力端OU T21から出力される出力信号Qを入力信号DPとして 入力して、第1中心レベル V_{BB21} を持つ入力データD'及び第2中心レベルVBB22を持つクロック信号CK'を 次の段のECL Dラッチ回路に供給するための第1入 力信号発生手段241と、第2出力端OUT22から出 力される反転出力信号Qバーを反転入力信号DPバーと して入力して第1中心レベルVBB21を持つ反転入力デー タDバーを発生するための第2入力信号発生手段242 からなっている。

【0053】第1入力信号発生手段241は、第1出力 端〇UT21から出力される出力信号Qが入力信号DP としてベースに印加され、コレクタに電源電圧Vccが印 加され、エミッタから第2中心レベルVBB22を持つクロ ック信号CK′を発生するためのNPN形の第6トラン ジスタQ26と、一端が第6トランジスタQ26のエミ ッタに接続され、他端が電流ソースIE22に接続さ れ、他端から第1中心レベルVBB21を持つ入力データ ック信号CKのハイ状態の間(クロック信号の上昇エッ 40 D′を次の段のECL Dラッチ回路に供給するための 第3抵抗R23で構成される。

> 【0054】又、第2入力信号発生手段242は、第2 出力端OUT22から出力された反転出力信号Qバーが 反転入力信号DPバーとしてベースに印加され、電源電 圧Vccがコレクタに印加されるNPN形の第7トランジ スタQ27と、この第7トランジスタQ27のエミッタ に一端が接続され、他端が電流源IE23に接続され、 かつ他端から第1中心レベルVBB21を持つ反転入力デー タD'バーを次の段のECL Dラッチ回路に供給する

【0055】以下図1に示された本発明の実施の形態によるECL Dラッチ回路の動作を説明すると次のようである。

【0056】クロック信号CKがロー状態である場合には、図2に示されるように、クロック信号CKの中心レベルVBB22が入力データDの中心レベルVBB21より0. 2 V高くて、クロック信号CKのロー状態の電圧が入力データDの中心レベルVBB21と同一になる。

【0057】従って、クロック信号CKの下降エッジで駆動部230のトランジスタQ25がオフされる。そして、トランジスタQ25がオフされることによってラッチ部220のトランジスタQ23、Q24もオフされる。また、入力部210は、入力データDあるいは反転入力データDバーの状態によってトランジスタQ21、Q22がオン、オフされて、入力データD及び反転入力データDバーが出力端OUT21、OUT22を通してそのまま出力信号Q及び反転出力信号Qバーとして出力するようになる。

【0058】たとえば、入力データD及び反転入力データDバーが各々ハイ状態あるいはロー状態である場合、入力部210のトランジスタQ21はオンされ、トランジスタQ22はオフされる。従って、ECL Dラッチ回路の出力信号Q及び反転出力信号Qバーは各々ハイ状態及びロー状態になる。

【0059】つづいて、クロック信号CKがハイ状態である場合には、図2に示されるようにクロック信号CKがハイ状態の間、入力データDの電圧レベルはロー電圧になることによって、入力データDの状態に関係なく入力部210のトランジスタQ21、Q22はオフされる。その結果、ECL Dラッチ回路200の出力信号 30 Q及び反転出力信号Qバーは入力端IN21、IN22 を通して入力部210に印加される入力データの影響を受けないようになる。

【0060】また、クロック信号CKの上昇エッジで駆動部230のトランジスタQ25がオンしてラッチ部220が動作し、出力端OUT21,OUT22の出力信号Q及び反転出力信号Qバーをラッチ部220に入力するようになる。そしてECLDラッチ回路の出力信号Q及び反転出力信号Qバーが各々ハイ状態及びロー状態である場合には、ラッチ部220のトランジスタQ23はオンされ、トランジスタQ24はオフされる。その結果、ECL Dラッチ回路はクロック信号CKの次の下降エッジまで、すなわちクロック信号CKのハイ状態の間、出力端OUT21,OUT22の出力信号Q及び反転出力信号Qバーをハイ状態及びロー状態にラッチするようになる。

【0061】上記したように、本発明のECL Dラッ らない。 チ回路200は、クロック信号CKのロー状態の間、入 【0066】したがって カデータDを入力して出力信号Qを出力し、クロック信 路200を駆動するため 号CKのハイ状態の間、出力信号Qをラッチする一連の 50 下記の式で表現される。 16

動作を反復する。すなわち、クロック信号CKがロー状態である場合には入力部210が動作して入力データDの状態によって出力信号Qを出力するようになり、クロック信号CKがハイ状態である場合にはラッチ部220が動作し、出力された出力信号Qをクロック信号CKの次の下降エッジの時までラッチするようになる。

【0062】本発明の実施の形態によるECL Dラッチ回路の低電圧動作の限界に関して図4を参照して説明すると、次のようである。図4は本発明のECL Dラッチ回路200が本発明のその他のECL Dラッチ回路200′によって駆動されるという仮定下で例示した図面であり、最小条件を数値的に示してある。

【0063】その際、NPNトランジスタのエミッター ベース間の電圧VBEはO. 8 Vであり、コレクターエミ ッタ間の電圧VCEは信号スイングを考慮して 0.5 Vに 設定する。そして、本発明のECL Dラッチ回路20 Oが前段の他のECL Dラッチ回路200'によって 駆動されるので、前段のECL Dラッチ回路200′ の入力信号発生部240′は第1出力端OUT21から 20 の出力信号Q及び第2出力端OUT22からの反転出力 信号Qバーを各々入力信号DP及び反転入力信号DPバ ーして、ECL Dラッチ回路200の入力データD' 及び反転入力データD'バーとクロック信号CK'を発 生するようになる。なお、図4において、電流パスPA が反転入力データD'バーがベースに印加されるトラン ジスタQ22とは無関係に形成されるので、入力信号発 生部240′中、反転入力データD′バーを発生するた めの第2入力信号発生手段242′は図示を省略した。 【0064】従って、本発明のECL Dラッチ回路を 駆動するために要求される最小電圧V_{MIN} の算出におい て、第1電流パスPAの場合には、前段のECL Dラ ッチ回路200′の第2抵抗R22′による電圧降下、 前段のECL Dラッチ回路200′の入力信号発生部 240′の第6トランジスタQ26′のベースーエミッ タ間の電圧 V_{BE}、前段のECL Dラッチ回路 200' の入力信号発生部240′の抵抗R23′による電圧降 下、ECL Dラッチ回路200の第1トランジスタQ 21のベースーエミッタ間の電圧VBE、電流源IE21 による電圧降下を考慮しなければならない。

【0065】又、第2電流パスPBの場合には、ECL Dラッチ回路200の第2抵抗R22による電圧降 下、ECL Dラッチ回路200のラッチ部220の第 4トランジスタQ24のベースーエミッタ間の電圧 VBE、ECL Dラッチ回路200の駆動部230の第 5トランジスタQ25のコレクターエミッタ間の電圧V CE、電流源IE21による電圧降下を考慮しなければならない。

【0066】したがって、本発明のECL Dラッチ回路200を駆動するために要求される最小電圧VMIN は下記の式で表現される。

 V_{MIN} (PA) = 0. 4 V (R22') + 0. 8 V (Q26') +0.2V(R23')+0.8V(Q21')+0.5V(I E 21) = 2. 7 V

 V_{MIN} (PB) = 0.4V(R22) +0.8V(Q24) +0.5V(R25) +0. 5V(IE21) = 2. 2 V

【0067】従って、本発明のECL Dラッチ回路に おいて、第1電流パスPAが臨界電流パスになるので、 本発明のECL Dラッチ回路を駆動するために要求さ れる最小電圧VMIN は2. 7Vになる。ゆえに、本発明 のECL Dラッチ回路で要求される最小電圧V MIN は、従来のECL Dラッチ回路で要求される最小 電源電圧VccよりO、3Vほど低電圧特性を改善するこ とができる。これによって、本発明のECL Dラッチ 回路は電源電圧Vccが3. OV以下の回路でも使用が可 能になる。

【0068】図5は本発明のECL Dラッチ回路と従 来のECL Dラッチ回路の動作特性をSPICEシミ ュレーションした結果を図示したもので、クロック信号 CKの周波数は100Hz、入力データDの周波数は2 40Hzであり、従来の電流ソースIE11と本発明の 電流ソース I E 2 1 を通して流れる電流は900μAで あり、電源電圧は従来は5 V、本発明では2.5 Vを各 々使用した。

【0069】この図5に示すように、上記で言及した条 件下で本発明の出力波形(Iグループ)と従来の出力波 形(IIグループ)が得られており、この波形から本発明 のECL Dラッチ回路が従来のECL Dラッチ回路 より低電圧で動作することが分る。

【 0 0 7 0 】図 6 は図 1 の E C L D ラッチ回路を利用 した低電圧動作可能なECL Dフリップフロップの詳 細回路図を示す。この図6に示すように、本発明の低電 圧動作可能なECL Dフリップフロップ300は、第 1ECL Dラッチ回路200aと第2ECL Dラッ チ回路200bの2つのECL Dラッチ回路で構成さ れる。

【0071】第1ECL Dラッチ回路200aと第2 ECL Dラッチ回路200bは図1のECL Dラッ チ回路200と同一の構成を持つ。

【0072】すなわち、本発明の実施の形態によるEC L Dフリップフロップ300において、第1ECL Dラッチ回路200aの第1入力端IN21aと第2入 力端IN22aには外部から第1中心レベルVBB21を持 つ入力データDa及び反転入力データDaバーが各々印 加され、第3入力端IN23aには外部から第2中心レ ベルVBB22を持つクロック信号CKaが印加される。

【0073】そして、第1ECL Dラッチ回路200 aの第1出力端OUT21aと第2出力端OUT22a から各々出力される出力信号Qaと反転出力信号Qaバ 一が入力信号発生部240aに印加され、入力信号発生 18

端OUT21aから出力される出力信号Qaを入力信号 DPとして入力して、第1中心レベルVBB21を持つ入力 データDbを発生して第2ECL Dラッチ回路200 bの第1入力端IN21bに出力する。

【0074】又、入力信号発生部240aの第2入力信 号発生手段242aは第2出力端OUT22aから出力 される反転出力信号Qaバーを反転入力信号DPバーと して入力して第1中心レベルVBB21を持つ反転入力デー タDbバーを第2ECL Dラッチ回路200bの第2 10 入力端 I N 2 2 b に出力すると同時に、第 2 中心レベル VBB22を持つ反転クロック信号CKbバーを第2ECL Dラッチ回路200bの第3入力端IN23bに出力 する。

【0075】そして、第2ECL Dラッチ回路200 bは第1ECL Dラッチ回路200aの入力信号発生 部240aから出力された第1中心レベルVBB21を持つ 入力データDb及び反転入力データDbバーを第1入力 端IN21bと第2入力端IN22bに入力し、第3入 力端IN23bには第2中心レベルVBB22を持つ反転ク 20 ロック信号CKbバーを入力する。そして、第2ECL Dラッチ回路200bは、第1出力端OUT21b及 び第2出力端OUT22bから出力信号Qbと反転出力 信号QbバーをECL Dフリップフロップ300の出 力信号及び反転出力信号として出力する。

【0076】このような構成を持つ本発明のECL D フリップフロップ300は、第3入力端IN23aを通 して印加されるクロック信号CKaの下降エッジで第1 ECL Dラッチ回路200aの入力部210aが第1 入力端IN21a及び第2入力端IN22bを通して外 30 部から印加される入力データDaと反転入力データDa バーを入力して、第1出力端OUT21a及び第2出力 端〇UT22aに出力信号Qa及び反転出力信号Qaバ ーを出力する。

【0077】次に、クロックCKaの上昇エッジでラッ チ部220aによって第1ECLDラッチ回路200a から出力される出力信号Qa及び反転出力信号Qaバー がラッチされると同時に、第2ECL Dラッチ回路2 00bの入力部210bは第1ECL Dラッチ回路2 00aから出力される出力信号Qa及び反転出力信号Q 40 a バーを入力して、第1出力端OUT21b及び第2出 力端OUT22bから出力信号Qb及び反転出力信号Q bバーをECL Dフリップフロップ300の出力信号 及び反転出力信号として出力する。

【0078】なお、このようなECL Dフリップフロ ップ300において、第1ECLDラッチ回路200a の入力部210a、ラッチ部220a、駆動部230 a、入力信号発生部240a及び第2ECL Dラッチ 回路200bの入力部210b、ラッチ部220b、駆 動部230bの詳細構成は図1及び図3と同一であるか 部240aの第1入力信号発生手段241aは第1出力 50 ら詳細な説明は省略する。ただし、図6の入力信号発生

部240aにおいては、図3の第1入力信号発生手段2 41の詳細構成を図6の第2入力信号発生手段242a が、また図3の第2入力信号発生手段242の詳細構成 を図6の第1入力信号発生手段241aが有している。 また、図6においては、各部の符号として、図1または 図3の符号にaまたはbを付加して符号を付してある。 a は各部が第1ECL Dラッチ回路200aの各部で Obの各部であることを意味する。

[0079]

【発明の効果】以上詳細に説明したように本発明によれ ば、入力データとクロック信号の中心レベルを調整し て、高速で低電圧で動作可能なECL Dラッチ回路及 びECLDフリップフロップを得ることができる。

【図面の簡単な説明】

【図1】本発明によるECL Dラッチ回路の実施の形 態を示す回路図。


【図2】図1の回路に使用される入力データとクロック 信号の電圧レベルを示す波形図。

【図3】図1の回路に付加される入力信号発生部を示す 20 Q21~Q27 第1ないし第7トランジスタ 回路図。


【図4】図1の回路の低電圧限界を説明するための回路 図。

【図5】従来と本発明のECL Dラッチ回路の電気的 特性のシミュレーション結果を示す図。

【図1】



【図7】



【図6】本発明によるECL Dフリップフロップの実 施の形態を示す回路図。

20

【図7】一般的なECL Dラッチ回路のシンボルを示 す図。

【図8】従来のECL Dラッチ回路を示す回路図。

【図9】従来のECL Dラッチ回路で使用される入力 データとクロック信号の電圧レベルを示す波形図。

【図10】従来のECL Dラッチ回路に付加される入 力信号発生部を示す回路図。

10 【図11】従来のECL Dラッチ回路の低電圧限界を 説明するための回路図。

【符号の説明】

200 ECL Dラッチ回路

入力部 2 1 0

ラッチ部 2 2 0

駆動部 230

入力信号発生部 240

IN21~IN23 第1ないし第3入力端

OUT 2 1, OUT 2 2 第 1 、 第 2 出力端

第1ないし第4抵抗 R21~R24


 $IE21\sim IE23$ 電流源

300 ECL Dフリップフロップ

第1ECL Dラッチ回路 200a


200ь 第2ECL Dラッチ回路

【図2】







【図3】




[図4]




【図5】




[図8]




【図9】



[図6]



[図10]



【図11】

